下一代手設計中採用應用處理器

以模組化架構的形式，AP構成一個子系統並與基頻處理器隔離開來。主LCD和子LCD連接到AP而不是基頻處理器上，以便達到最佳的多媒體應用視覺性能。音訊編碼/解碼器可以連接到基頻或AP處理器上，具體做法取決於所涉及的難度。AP上的視訊I/O硬體專用於照相機感測器。它以YUV格式解碼照相機的輸出並轉換成RGB用於顯示。SD/MMC卡連到AP以便在外部儲存資料。晶片上的NAND/AND快閃記憶體適用於儲存除引導加載器之外的數據和主程式。NOR快閃記憶體也適用於儲存主程式和引導加載器，這取決於成本。SDRAM作為執行記憶體。對處理影像數據的多媒體應用來說，它應該很大。















AP子系統的要求
1.連接簡單
AP必須易於連接到基頻處理器上。連接的最簡單方式是採用一個SRAM介面。它可以靈活地連到8位元和16位元匯流排基頻系統。此外，它需要與8086和68000系統匯流排相容。該SRAM介面匯流排與AP系統匯流排隔離，以便基頻存取AP匯流排和AP存取系統匯流排可以同時工作。

2.‘穿過’(pass through)特性
由於LCD連到AP而不是基頻處理器上，因此從基頻擷取影像送往LCD成為間接的動作。傳統的取送方法需要兩個步驟：第一步是從基頻向AP發送取命令；第二步是從AP向LCD送影像數據。採用這種方法AP要處於加電狀態，因而增加了功耗。而且已有的基頻程式碼要從直接存取命令的基礎上進行修改。工程師需要時間來開發、測試和糾錯。
AP處理器上的‘穿過’特性使得基頻處理器可以存取LCD，即使該AP處於節電模式下。在這種模式下，不管是主LCD還是子LCD都可存取。可以‘穿過’的最大元件數目設定為4。這為未來的擴展預留了空間。功耗在節電狀態下達到最低。因而手機的待機時間可以最大化。有了這種直接存取特性，現有程式碼無需修改就可重覆使用。它減輕了工程師的工作負載並縮短了開發時間。












3．基頻引導功能
通常，NOR快閃記憶體用於儲存AP程式。它在AP提供接收引導程式碼功能的情況可去除，即AP從基頻處理器接收引導程式碼(引導加載器)，隨後執行該程式碼的情況下。利用這種特性，主程式可以儲存在不昂貴的NAND/AND快閃記憶體上。引導加載器將主程式從數據快閃記憶體加載到SDRAM，並最終在該SDRAM上執行它。一個不同的引導加載器可用來重寫/更新主程式。即使在重寫期間產生異常中斷，對最終產品也沒有任何損害。這是因為該重寫引導加載器儲存在基頻而非AP的快閃記憶體上。
4．視訊I/O
AP上的視訊介面硬體專用於解碼照相機感測器的輸出訊號。它無需編寫程式碼就可檢測來自該感測器的水準和垂直訊號，並且將其加碼解碼成行列數據。將YUV轉換成RGB或者將RGB轉換成YUV是靠硬體實現，不是靠軟體運算。這帶來速度和效率。一個SXGA解析度照相機感測器的輸出YUV格式為4:2:2，每秒15訊框，這意味著每秒可處理1,280×1,024×8×15=157,286,400位元組。如果靠軟體來運算，這會耗費大量的CPU資源。
5.整合基頻與AP
基頻系統和AP子系統的整合類似於把一個SRAM加到基頻處理器上。基頻應該最多保留最多7個I/O埠和一個中斷來控制AP。除去某些AP功能，如‘基頻引導’和‘穿過’，可以降低對I/O的需求。

多核心系統晶片架構行動娛樂與通訊整合的下一步

STC研發規劃　
可以預見的是下一代的行動通訊設備因整合了多媒體的應用，其消費市場必定會不斷的成長，而構成這些多媒體行動通訊裝置的最重要部分就是一多核心的系統晶片。目前多核心系統單晶片架構的提供者，都是國外的一些大廠，如德州儀器、英特爾和摩托羅拉等，國內目前並無可與其競爭的產品出現，因此，工研院系統晶片技術發展中心之多核心系統晶片技術主題的目的就在於開發出一個可與國外大廠競爭的多核心系統單晶片架構，並技術移轉給國內的系統廠商，以開發出一個完全國產的下一代多媒體行動通訊裝置，並在未來的行動通訊市場佔有一席之地。下面幾個小節將針對本技術主題的研發內容、產業效益和未來發展做一介紹。

多核心架構系統層級設計和驗證
首先，要設計一個符合效能要求的多核心系統晶片系統架構，必須要有一個完整的多核心架構系統層級設計和驗證（Multi-core System-level Design and Verification）環境，本技術主題的工作內容之一即在開發和建構此設計和驗證環境，在初期可以使用一些市面上的系統層級模擬工具，如AXYS的MaxSim和Cadence的Coware等，再搭配自己發展或向thirty party所購買的用SystemC或C/C++所描述的IP模擬模型（Simulation Model），來建構和評估整個多核心系統架構，最後希望可以發展出一套自動化工具，依據規格及效能要求來自動產生相對應的系統架構。

多核心系統晶片平台（Multi-core SoC Platform）　
在系統晶片的時代，為了節省開發時間，並符合即時上市（Time-to-Market）的要求，基於平台的設計方法（Platform-based Design Methodology）應運而生，首先要建立一個基礎的平台架構，包含有硬體和軟體兩部分，硬體方面有微處理器（Microprocessor，如ARM、MIPS和PowerPC等）、記憶體、周邊（Peripherals）、互連機制（如AMBA），和一些特殊用途的元件；軟體方面則包含有Firmware和OS等系統軟體。另外多核心是本技術主題的重點，所以這個基礎平台必須要能支援多核心的架構。本技術主題的目標之一就是要建立一多核心的系統晶片的開發平台，藉由修改這個平台架構或增加應用所需的特殊元件，就可以很快的得到符合某種應用和效能需求的多核心系統架構，以節省開發時間。




















產業效應　
●多核心系統晶片平台架構
●多核心系統晶片參考設計平台（Reference Design Kit）
●系統層級的架構設計和驗證環境及方法
●系統架構效能評估環境和測試程式（Benchmarks）
●低功率的相關技術

本技術主題研發完成後，對國內的產業界可以有下列兩項助益
●進入系統晶片的時代後，系統層級的設計和驗證在系統晶片的設計流程中扮演一個相當重要的角色，藉由本技術主題可以建立一完整的系統層級設計和驗證流程，補足現今系統晶片設計流程中不足的地方，並可移轉給國內的IC設計服務公司。
●目前市面上的行動通訊設備，如個人數位助理（PDA）和手機等，都是採用國外大廠的解決方案，如TI的OMAP等，因此，本技術主題所發展的多核心系統單晶片平台架構可以技術移轉給國內的系統製造廠商，以減少其開發成本和時間。

未來發展方向（Roadmap）　
本技術主題的未來發展方向如(圖七)所示，先期先建立一個微處理器加數位訊號處理器的雙核心平台架構，接下來再加入一些功率管理的方法，以期減低整個系統的功率消耗，達到省電的目的，而最終的目標是建立一個可重新配置（reconfigurable）並低功耗的多核心平台架構。

4/29

單CPU：


每次工作都是一個CPU在工作而已，所以一次只能做一個指令。

雙CPU：

每次工作都是兩個CPU都在工作，所以一次可以做兩個指令。

由結果可知同一個完整的工作，雙CPU的速度約是單CPU速度的兩倍

隨著電路的複雜度越來越高，time-to-market的時間要求卻越來越短，因此如何控制設計時的複雜度，並提昇設計的效率乃是一大課題。目業界的做法主要是根據設計重覆使用(design reuse)的觀念，也就是重複利用先前的成果而非每次都是從頭開始設計。
Design reuse可分為兩種做法：
1.IP based design：使用現有的IP加上glue logic完成設計。
2.Platform based design：利用先前類似project之系統架構來作整點，完成設計。

r2000的cpu程式

目前尚在努力瞭解中